1. Kondisi[Back]
Percobaan 2 kondisi 5
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan
ketentuan input B0=0, B1=1, B2=1
2. Gambar Rangkaian Simulasi[Back]
Percobaan 2 kondisi 5
.png)
3. Video Simulasi[Back]
Percobaan 2 kondisi 5
4. Prinsip Kerja Rangkaian[Back]
Percobaan 2 kondisi 5
Pada rangkaian diperoleh masukan asinkron Set (B1) dan Reset (B0), dan pada pin Clock adalah aktif rendah. Artinya suatu keadaan input rendah atau "0" pada pin Set akan membuat flip-flop dalam mode operasi Set (output Q berlogika "1") dan suatu keadaan input rendah atau "0" pada pin Reset akan membuat flip-flop dalam mode operasi Reset (output Q berlogika "0").Kondisi pada modul yaitu asinkron Reset. Sehingga pada saat input B0 atau Reset berlogika "0" dan B1 atau Set berlogika "1", maka output Q akan berlogika "0" dan Q Not akan berlogika "1", sehingga input pada kaki J, K, dan Clock akan diabaikan karena outputnya tidak akan berubah walaupun input J, K, dan Clock berubah-ubah.
5. Lik Download[Back]
Link Download Rangkaian Percobaan 2 Kondisi 5 disini
Link Download Video modul 2 percobaan 2 kondisi 5 disini
Link Download HTML disini
Link Download Datasheet T-Flip Flop disini
Link Download Datasheet SW-SPDT disini
Tidak ada komentar:
Posting Komentar